Orateur
William Duluc
(MVD Training)
Description
La présentation donnera un aperçu de l'outil Vitis HLS. Cet outil a la capacité de retranscrire un code C/C++ en langage RTL afin d'implémenter la fonction dans une architecture FPGA. Dans la deuxième partie de la présentation, certaines techniques d'optimisation qui seront utilisées dans le laboratoire pratique seront détaillées.
